Diseño de un receptor DVB-S en VHDL utilizando las herramientas del entorno MATLAB/Simulink

Alejandro González García, Reinier Díaz Hernández

Resumen


Los sistemas de radiodifusión satelital son una alternativa económica para el despliegue de la televisión y otros servicios en áreas poco pobladas y de difícil acceso. En el presente trabajo se presenta la modelación e implementación hardware de un receptor DVB-S según las especificaciones contenidas en el estándar EN 300 421. El receptor es modelado y validado dentro del entorno Simulink. A partir del modelo validado se genera un código VHDL equivalente utilizando las herramientas HDL Coder y HDL Verifier. En su diseño se utilizan tanto módulos HDL sintetizables de Simulink, como módulos IP del Xilinx Core Generator para su implementación y validación sobre un entorno hardware, se utiliza la herramienta FPGA in the Loop Se realiza una comparación entre la implementación con bloques HDL nativos del entorno Simulink y la utilización de módulos de la plataforma Xilinx.


Palabras clave


DVB-S; HDL Coder; FPGA-in-the-Loop; Simulink; Xilinx Core Generator

Texto completo:

PDF


Facultad de Ingeniería Automática y Biomédica, Universidad Tecnológica de La Habana  José Antonio Echeverría, Cujae, Calle 114 No. 11901. e/ Ciclovía y Rotonda. Marianao 15.
La Habana, Cuba. CP 19390. Telf: (537) 266 3476
E-mail: rielac@tesla.cujae.edu.cu | URL: http://rielac.cujae.edu.cu
ISSN: 1815-5928

Todo el contenido de la revista se encuentra bajo la licencia https://creativecommons.org/licenses/by/4.0/deed.es_ES. La revista en línea tiene acceso abierto y gratuito