Arquitectura para transmisores HART de alta exactitud

Autores/as

  • Deivid Efrain Tellez Porras
  • Asfur Barandica López
  • Edgar Charry Rodriguez
  • Jorge Ramírez Beltrán

Resumen

Los transmisores 4-20 mA de alta exactitud generalmente utilizan procesamiento digital de señales para compensar y calibrar su salida, debido a esto, el consumo de corriente está cerca del límite de los 4 mA. En este trabajo se presenta una arquitectura que permite adicionar la capacidad de comunicación digital HART y al mismo tiempo mantener los componentes y algoritmos usados en el transmisor original. Para el desarrollo de este trabajo se utilizó como base la arquitectura de un transmisor de presión piezoresistivo con un error de 0,2% de fondo de escala que usa un procesador digital de señales para sensores DSSP. Las pruebas demostraron que la arquitectura propuesta cumple con todos los requisitos del protocolo HART versión 6.0 y el error de la salida analógica y digital se conservó en el 0,2% de fondo de escala.

Descargas

Publicado

2014-01-07

Número

Sección

Artículos

Artículos más leídos del mismo autor/a