Interfaz programable de comunicación serie asincrónica en FPGA

Autores/as

  • Alexander Suárez Léon
  • Danelia Matos Molina
  • Roger Rivero Labrada
  • Rubén D. López Noa
  • Berta Pallerols Mir

Resumen

El presente artículo muestra el diseño, implementación y prueba de una interfaz programable de comunicación serie asincrónica en un FPGA. El diseño está orientado a emular de forma parcial el funcionamiento de los dispositivos de recepción transmisión asincrónica universal (UART) comerciales del fabricante Intel®. Se muestra la estructura interna de los bloques funcionales fundamentales y los resultados de la simulación funcional. Finalmente algunas aplicaciones y los principales aspectos distintivos del diseño son discutidos.

Descargas

Número

Sección

Artículos

Artículos más leídos del mismo autor/a