Variantes de Sistema de Almacenamiento para un Detector de Radar en el Espacio de los Momentos

Camilo Guillén Soriano, Carlos Luis Marcos Rojas, Nelson Chávez Ferry

Resumen


Los detectores de radar con toma de la decisión en el espacio de los momentos (método DRACEC), requieren muestrear los parámetros de las señales provenientes de la región explorada y almacenar estas muestras teniendo en cuenta la célula resolutiva que les dio origen. El presente artículo propone la implementación en FPGA de dos variantes de sistema de almacenamiento, cada una de la cuales garantiza la identificación precisa de la célula que corresponde a un determinado conjunto de muestras. La primera variante está basada en sistemas digitales secuenciales que controlan una memoria RAM estática, mientras que la segunda utiliza un microprocesador en conjunto con memorias RAM internas al FPGA. Los sistemas desarrollados permiten el almacenamiento ordenado de las muestras como se requiere para las etapas posteriores de los detectores de radar que empleen el método DRACEC

Palabras clave


FPGA, memorias RAM, método DRACEC

Texto completo:

PDF


Facultad de Ingeniería Automática y Biomédica, Universidad Tecnológica de La Habana  José Antonio Echeverría, Cujae, Calle 114 No. 11901. e/ Ciclovía y Rotonda. Marianao 15.
La Habana, Cuba. CP 19390. Telf: (537) 266 3476
E-mail: rielac@tesla.cujae.edu.cu | URL: http://rielac.cujae.edu.cu
ISSN: 1815-5928

Todo el contenido de la revista se encuentra bajo la licencia https://creativecommons.org/licenses/by/4.0/deed.es_ES. La revista en línea tiene acceso abierto y gratuito